NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN
Ngành: ĐIỆN TỬ VIỄN THÔNG
Khóa: 2006 - 2010
Lớp: ĐHĐT2B
Ngày… tháng… năm 2010
Giáo viên phản biện
MỤC LỤC
LỜI MỞ ĐẦU
LỜI CẢM ƠN
CHƯƠNG 1
TÌM HIỂU CHUYỂN MẠCH TRONG TỔNG ĐÀI
1.1. Thực trạng tình hình mạng viễn thông 1
1.2. Mô hình mạng viễn thông 1
1.3. Lịch sử và xu hướng phát triển của hệ thống tổng đài 2
1.3.1. Sơ lược về lịch sử kỹ thuật tổng đài 2
1.3.2. Xu hướng phát triển 4
1.4. Phân loại tổng đài điện tử 4
1.4.1. Phân loại theo phương thức điều khiển 5
1.4.2. Phân loại theo vị trí 5
1.4.3. Phân loại theo tín hiệu 6
1.5. Các loại chuyển mạch kênh 6
1.5.1. Chuyển mạch tín hiệu tương tự 6
1.5.2. Chuyển mạch tín hiệu số 7
1.5.3. Chuyển mạch tín hiệu quang 7
1.6. Chuyển mạch tương tự 7
1.7. Chuyển mạch số 8
1.7.1. Nguyên tắc chung 8
1.7.2. Trường chuyển mạch không gian 8
1.7.2.1. Cấu tạo chung của một trường chuyển mạch không gian 8
1.7.2.2. Nguyên lý hoạt động 10
1.7.2.3. Chuyển mạch song song 11
1.7.3. Trường chuyển mạch thời gian 13
1.7.3.1. Khái niệm chung 13
1.7.3.2. Trường chuyển mạch thời gian điều khiển liên kết đầu ra 14
1.7.3.2.1. Cấu tạo 14
1.7.3.2.2. Nguyên lý làm việc 14
1.7.3.3. Chuyển mạch thời gian điều khiển liên kết đầu vào 16
1.7.3.3.1. Cấu tạo 16
1.7.3.3.2. Nguyên lý hoạt động 16
1.7.3.4. Trễ trong chuyển mạch thời gian 17
1.7.3.5. Đặc tính không tổn thất 17
1.7.4. Trường chuyển mạch ghép 17
1.7.4.1. Khái niệm về trường chuyển mạch ghép 17
1.7.4.2. Trường chuyển mạch TST 17
CHƯƠNG 2
TÌM HIỂU VỀ NGÔN NGỮ VHDL
2.1. Giới thiệu về VHDL 20
2.2. Giới thiệu công nghệ và ứng dụng thiết kế mạch bằng VHDL 21
2.2.1 Ứng dụng của công nghệ thiết kế mạch bằng VHDL 21
2.2.2 Quy trình thiết kế mạch bằng VHDL 22
2.2.3. Công cụ EDA 23
2.2.4. Chuyển mã VHDL vào mạch 23
2.3. Cấu trúc mã 26
2.3.1. Các đơn vị VHDL cơ bản 26
2.3.2. Khai báo Library 26
2.3.3. Entity ( Thực thể) 28
2.3.4. Architecture ( Cấu trúc) 29
2.4. Kiểu dữ liệu 33
2.4.1. Các kiểu dữ liệu tiền định nghĩa 33
2.4.2. Các kiểu dữ liệu người dùng định nghĩa 36
2.4.3. Các kiểu con (Subtypes) 37
2.4.4. Mảng (Arrays) 37
2.4.5. Mảng cổng ( Port Array) 38
2.4.6. Kiểu bản ghi (Records) 38
2.4.7. Kiểu dữ liệu có dấu và không dấu ( Signed and Unsigned) 39
2.4.8. Chuyển đổi dữ liệu 39
2.4.9. Tóm tắt 40
2.5. Toán tử và thuộc tính 40
2.4.1. Toán tử 40
2.4.1.1 Toán tử gán 41
2.4.1.2 Toán tử Logic 41
2.4.1.3 Toán tử toán học 41
2.4.1.4 Toán tử so sánh 41
2.4.1.5 Toán tử dịch 42
2.4.2. Thuộc tính 42
2.4.2.1.Thuộc tính dữ liệu 42
2.4.2.2. Thuộc tính tín hiệu 43
2.4.3. Thuộc tính được định nghĩa bởi người dùng 43
2.4.4. Chồng toán tử 44
2.4.5. Generic 44
2.5. Mã song song 45
2.5.1. Song song và tuần tự 45
2.5.1.1.Mạch tổ hợp và mạch dãy 45
2.5.1.2. Mã song song và mã tuần tự 46
2.5.2. Sử dụng các toán tử 46
2.5.3. Mệnh đề WHEN 47
2.5.4. GENERATE 47
2.5.5. BLOCK 48
2.5.5.1.Simple BLOCK 48
2.5.5.2. Guarded BLOCK 48
2.6. Mã tuần tự 49
2.6.1. PROCESS 49
2.6.2. Signals và Variables 49
2.6.3. IF 50
2.6.4. WAIT 50
2.6.5. CASE 51
2.6.6. LOOP 51
2.6.7. Bad Clocking 52
2.6.8. Sử dụng mã tuần tự để thiết kế các mạch tổ hợp 52
2.7. Signal và Variable 52
2.7.1. CONSTANT 53
2.7.2. SIGNAL 53
2.7.3. VARIABLE 54
CHƯƠNG 3
GIỚI THIỆU KIT SPARTAN 3E VÀ CÔNG CỤ ISE 9.2i
3.1. Các thành phần của KIT 55
3.2. Sơ đồ chân của XC3S500E 56
3.3. Bộ tạo dao động trên KIT 56
3.4. Các nút chuyển, nút nhấn, Led 57
3.5. Cấp nguồn 59
3.6. Cấu hình FPGA 59
3.6.1. Nạp trực tiếp vào FPGA thông qua cổng JTAG hay cổng USB 61
3.6.2. Nạp vào Platform Flash PROM XCF04S (4Mbit), rồi cấu hình cho
FPGA ở chế độ Master Serial Mode 62
3.6.2.1. Tạo file bitstream (.bit) cho FPGA 62
3.6.2.2. Tạo file cấu hình cho PROM 64
3.6.2.3. Nạp chương trình vào PROM 67
3.7. Tổng quan cấu trúc SPARTAN - 3E 70
3.7.1. Input/Output Blocks (IOBs) : các khối vào ra 70
3.7.2. Configurable Logic Blocks (CLBs) : Khối chức năng logic 71
3.7.3. Block RAM : Khối nhớ 72
3.7.4. Dedicated Multipliers : Bộ nhân chuyên dụng 72
3.7.5. Digital Clock Managers (DCMs) : Bộ quản lí xung Clock 73
3.7.6. Interconnect : Các kết nối 74
3.8. Sơ lược về ISE 9.2 i 74
3.8.1. Tạo một Project 74
CHƯƠNG 4
THIẾT KẾ MẠCH VÀ NẠP KIT
4.1. Ý tưởng thiết kế mạch 94
4.2. Thiết kế mạch 94
4.3. Cấu trúc mạch và code chương trình 96
4.3.1. Cấu trúc mạch 96
4.3.2. Code chương trình 98
4.3.3. Kết quả mô phỏng bằng Test Bench 103
KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN ĐỀ TÀI
TÀI LIỆU THAM KHẢO
DANH MỤC CÁC SƠ ĐỒ, HÌNH, BẢNG
Chương 1:
Hình 1.1. Các thành phần mạng viễn thông
Hình 1.2 Mô hình chuyển mạch số
Hình 1.3 Cấu tạo của trường chuyển mạch không gian
Hình 1.4 Chuyển mạch song song
Hình 1.5 Sơ đồ chuyển mạch không gian thực tế
Hình 1.6a. Tổng thể
Hình 1.6b. Mô hình chuyển mạch thời gian
Hình 1.7. Chuyển mạch thời gian điều khiển đầu ra
Hình 1.8. Chuyển mạch thời gian điều khiển liên kết đầu vào
Hình 1.9. Trường chuyển mạch TST
Hình 1.10. Mô hình chuyển mạch có 4 PCM vào và 4 PCM ra
Chương 2:
Hình 2.1. Tóm tắt quy trình thiết kế VHDL
Hình 2.2.a. Sơ đồ tổng quát về bộ cộng đầy đủ
Hình 2.2.b. Bảng chân lý của bộ cộng đầy đủ
Hình 2.3. Mã thiết kế bộ cộng
Hình 2.4.a. Các ví dụ về sơ đồ mạch có thể có ứng với mã như hình 2.3
Hình 2.4.b: Kết quả mô phỏng bộ cộng được thiết kế theo hình 2.3
Hình 2.5. Các thành phần cơ bản của một đoạn mã VHDL
Hình 2.6. Các phần cơ bản của một Library
Hình 2.7. Các chế độ tín hiệu
Hình 2.8. Cổng NAND
Hình 2.9. Sơ đồ của triger RS
Hình 2.10. Minh họa scalar (a), 1D (b), 1Dx1D (c), và 2D (d)
Hình 2.11. Mạch tổ hợp và mạch dãy
Bảng 3.1. Hệ thống logic giải được
Bảng 2.2. Tổng hợp các kiểu dữ liệu
Bảng 2.3. Các toán tử
Chương 3:
Hình 3.1. Sơ đồ chân của XC3S500E
Hình 3.2. Bộ tạo dao động trên Kit
Hình 3.3. 4 Switches
Hình 3.4. Ngõ ra của nút Encoder
Hình 3.5. 8 LEDs
Hình 3.6. Các lựa chọn cấu hình Chip FPGA
Hình 3.7. Cấu hình chế độ PROG
Hình 3.8. Cài đặt thuộc tính cho Bitstream Generator
Hình 3.9. Set CCLK Configuration Rate under Configuration Options
Hình 3.10. Double-Click Generate Programming File
Hình 3.11. Double-Click Generate PROM, ACE, or JTAG File
Hình 3.12. Double-Click PROM File Formatter
Hình 3.13. Choose the PROM Target Type, the, Data Format, and File Location
Hình 3.14. Format và config PROM
Hình 3.15. PROM Formatting Completed
Hình 3.16. Click Operations -> Generate File to Create the Formatted PROM
File
Hình 3.17. PROM File Formatter Succeeded
Hình 3.18. Switch to Boundary Scan Mode
Hình 3.19. Assign the PROM File to the XCF04S Platform Flash PROM
Hình 3.20. Program the XCF04S Platform Flash PROM
Hình 3.21. Select XCF04S Platform Flash PROM
Hình 3.22. PROM Programming Options
Hình 3.23. CLB Locations
Hình 3.24. Spartan 3E Family Architecture
Hình 3.25. Principle Ports and Functions of Dedicated Multiplier Blocks
Hình 3.26. DCM Functional Blocks and Associated Signals
Hình 3.27. Bốn kiểu kết nối (CLBs, IOBs, DCMs, and Block RAM/ Multiplier)
Bảng 3-1. Cài đặt Jumper ở chế độ cấu hình FPGA
Chương 4:
Hình 4.1. Ma trận chuyển mạch không gian
Hình 4.2. Chuyển mạch không gian 4*4
Hình 4.2. Ngõ vào A-X thông thoại
Hình 4.3. Ngõ vào A-X, B-Z tích cực
Hình 4.4. Ma trận chuyển mạch 4 ngõ tích cực
Hình 4.6. Mô phỏng chuyển mạch 4*4
Hình 4.7. Mô phỏng tổng đài 8*8
Chương 1: Tìm hiểu chuyển mạch trong tổng đài 1
GVHD: ThS. Trần Hoàng Quân SVTH: Nguyễn Đình Thi, Nguyễn Vương Nam
CHƯƠNG 1
TÌM HIỂU CHUYỂN MẠCH TRONG TỔNG ĐÀI
1.1. Thực trạng tình hình mạng viễn thông
Trao đổi thông tin là một nhu cầu cần thiết và thiết yếu hàng ngày. Khi các
mối quan hệ kinh tế - xã hội ngày càng phát triển thi nhu cầu đó ngày càng tăng
cao. Các thông tin được trao đổi rất đa dạng về hình thức như thoại, văn bản, số
liệu, hình ảnh và rất phong phú về cách trao đổi. Chúng có thể trao đổi trực tiếp
qua giao tiếp, đối thoại và cũng có thể được thực hiện một cách gián tiếp qua thư
từ, điện thoại, điện tín… Thông tin viễn thông theo nghĩa rộng có thể hiểu là hình
thức trao đổi thông tin từ xa bao gồm cả bưu chính, điện tín và điện báo… và cả
các hình thức thông tin đại chúng quảng bá.
Kỹ thuật chuyển mạch là một trong những kỹ thuật mấu chốt nhất trong
các mạng truyền thông. Sự phát triển mạnh mẽ của hạ tầng truyền thông trong một
số năm gần đây đã tạo ra các cuộc cách mạng về khoa học công nghệ và kỹ thuật
chuyển mạch là một phần của sự phát triển đó.
1.2. Mô hình mạng viễn thông
Hình 1.1. Các thành phần mạng viễn thông
Không có nhận xét nào:
Đăng nhận xét